Разработка алгоритма настройки перестраиваемой вычислительной среды в составе аппаратного ускорителя искусственных нейронных сетей

Возрастающая вычислительная сложность искусственных нейронных сетей поднимает важные вопросы производительности, гибкости и энергоэффективности используемого для их расчёта аппаратного обеспечения. Характеристики вычислительных устройств являются одним из основных факторов, ограничивающих применение сложных алгоритмов машинного обучения в мобильных и маломощных интеллектуальных системах. Проблеме разработки высокопроизводительных и энергоэффективных аппаратных ускорителей нейронных сетей на сегодняшний день уделяется большое внимание и предлагается множество различных решений. Одним из таких решений являются вычислители на основе перестраиваемых вычислительных сред, чьё устройство представляет собой сетку из однотипных настраиваемых вычислительных элементов. Важным аспектом их применения является необходимость настройки элементов для совместного решения сложных задач. В данной работе рассматривается алгоритм координатной настройки перестраиваемых вычислительных сред для применения в составе аппаратных ускорителей искусственных нейронных сетей. Описан процесс настройки сегментированной вычислительной среды, обеспечивающей высокое быстродействие ускорителя благодаря плавающему окну настройки и применению конвейеризации. Приведены результаты оценки длительности настройки сегментов разного размера на основе временных симуляций моделей среды на программируемых логических интегральных схемах (FPGA). Полученные результаты показывают высокое быстродействие предложенного алгоритма настройки. Полная настройка слоя из пятидесяти 15‑входовых нейронов занимает 77.5 нс.